

## PATENT ABSTRACTS OF JAPAN

(11) Publication number: 61028164 A

(43) Date of publication of application: 07.02.86

(51) Int. CI

G06F 15/62

(21) Application number: 59148919

(22) Date of filing: 18.07.84

(71) Applicant:

**NEC CORP** 

(72) Inventor:

MORISHITA JO TENMA TSUTOMU

KIMURA YOSHINORI SHIYUDO MASAMICHI


## (54) PICTURE PROCESSOR

## (57) Abstract:

PURPOSE: To attain picture processing at high speed efficiently by providing an information processor coping with flexibly a change in a processing algorithm and executing parallel processing and an information processor assisting the processing and executing independently sequential processing.

CONSTITUTION: A PSU monitor of the 2nd information processor PSU20 starts a task A60 to the 1st information processor IPU10, an object program is read from a data storage device IM30 and loaded sequentially to internal memories IPP11-1, 11-2...11-n of the IPU10. When the load is finished, the IPU10 attains automatic processing by using the start data added at the end of the object program. When the processing is finished, the IPU10 informs the end of processing to the PSU20. Then the PSU20 starts a task B61 to the IPU10 and a task B62 to the PSU20, the IPU10 and the PSU20 access the IM30 and attain processing entirely independently. Both tasks are executed in parallel asynchronously and when they are finished, it is informed to the PSU20 and then a task D63 is started.

COPYRIGHT: (C)1986,JPO&Japio



⑩ 日本国特許庁(JP)

⑩特許出願公開

# ② 公開特許公報(A) 昭61-28164

@Int\_Cl\_1

識別記号

厅内整理番号

匈公開 昭和61年(1986)2月7日

G 06 F 15/62

6619-5B

審査請求 未請求 発明の数 1 (全5頁)

## **砂発明の名称** 画像処理装置

②特 願 昭59-148919

②出 願 昭59(1984)7月18日

特許法第30条第1項適用 昭和59年3月5日 社団法人電子通信学会発行の昭和59年度電子通信学会 総合全国大会講演論文集(5)に発表

79発 明 者 桼 丈 明 者 湛 勉 何発 天 則 の発 眀 者 嘉 木 村 道 砂発 明 者 苩 胶 īΕ 日本電気株式会社 **犯出** 鮙 人

東京都港区芝5丁目33番1号 日本電気株式会社内 東京都港区芝5丁目33番1号 日本電気株式会社内 東京都港区芝5丁目33番1号 日本電気株式会社内 東京都港区芝5丁目33番1号 日本電気株式会社内

東京都港区芝5丁目33番1号

弁理士 内 原

発明の名称 画像処理装置

### 特許請求の範囲

砂代

理

### 発明の詳細な説明

## ( 産業上の利用分野 )

本発明は、二次元状に配列された画像データを 処理する画像処理装置に関する。

## (従来技術とその問題点)

人工審星・飛行機等から撮影した面像を処理するリモートセンシング面像処理・コンピュータ所 個写真・レントゲン写真等を処理する医用面像処理
現の組み立て、検査等を行う虚業用ロボットの視 党面像処理及びオフィスオートメーションシステムにかけるドキュメント面像処理技術の応用分野が りに、近年ディジタル面像処理技術の応用分野が 様々な分野に広がってきており、その処理内容も 多種多様になってきている。

一般に、様々な処理アルゴリズムを適用して面像処理を行う場合には汎用コンピュータが用いられる。しかしながら汎用コンピュータは、様々なアルゴリズムの適用に対してはプログラムを変えることにより柔軟に対応できるが、処理の災行に関しては衝染単位に姿次的に処理を行うため処理

#### (発明の目的)

本発明の目的は、前述したようを従来の方法の 欠点を除去し、様々なアルゴリズムの適用に対し 柔軟に対応でき、処理速度が高速で、且つ小型、 低価格な酶像処理接置を提供することにある。

処理手段20(以降PSUと呼ぶ)と、両情報処理 手段に共通的に利用されるデータ記憶手段30 (以降IMと略す)とをメモリバス40で結合した 構成を持っている。さらに、メモリバスはパス制 御手段50(以降MBAと呼ぶ)を持ち、このMBA 50は、IPU10、PSU20から独立に発生する IM30へのアクセスに関し、処理の種類によって 変化する両処理手段からIM30へのアクセスをそ の頻度に応じて優先度を制御できるよりに構成し ている。

IPU10は例えばデータフロー型のイメージ・パイプライン・プロセッサLSI(1984年IEEE インターナンョナル・ソリッドテート・サーキット・コンファレンス PP208~209 記載のVLSIイメージ・パイプライン・プロセッサIPP)を複数個リング状に結合して構成される。

PSU20は汎用のマイクロブロセッサと、このマイクロブロセッサだけが利用できるローカルなデータ配憶手段(以降LMと呼ぶ)を持ち、その中には本発明の装置の創御を行うシステム制御ブ

#### (発明の構成)

本発明によれば、データ駆動方式により制御されが列性のある処理を実行する第一の情報処理手段と、この第一の情報処理手段を制御するとともに並列性の少ない必次的な処理を哭行する第二の情報処理を改善のといる。の情報処理を改善のの情報処理を改善したいの情報処理を表して、対して用いられる記憶手段と、前記二つの情報処理をに共通して用いられる記憶手段と、前記二つの情報処理手段と配慮手段と、前記二つの情報処理手段とを対する前記第一、第二の情報処理手段となって、対しておいるがある。

#### (構成の詳細な説明)

本発明の断像処理装置は、第1図に示すように データ駆動方式により制御され並列性のある処理 を実行する第一の情報処理手段10(以降IPUと 呼ぶ)と、並列性の少ない逐次的な処理を実行す るとともにシステムの動作を制御する第二の情報

ログラム(以降PSUモニタと呼ぶ)を格納している。 PSUモニタは IPU10において実行される面像処理タスクと PSU20において実行される面像処理タスクの起動をデータ駆動的に制御する機能を持っている。

IM30は大容量のイメージメモリであり、主に 処理対象となる画像データの格納に使われるとと もにIPU10、PSU20において実行される処理 プログラムの一時記憶及び処理に必要なテーブル、 作業パッファとして使用される。

### (実施例)

以下本発明の一実施例について図面を参照して 詳細に説明する。

第2図は本発明の画像処理装置の一実施例を示すプロック図であり、第一図に示したIPU10, PSU20をさらに詳細に示している。この装置の上で第3図に示すような流れを持った処理がどのように実行されるかを示すことにより本発明の動作を説明する。尚、処理が開始される前にIM30には処理対象となる画像データ,IPU10で処理

### 新聞明61-28164(3)

されるタスクA60,B61,D63,及びPSU20 で処理されるタスクC62のオブジェクトプログラ ムがあらかじめロードされているものとする。

処理の起動が行われると PSU 20のLM 22内に あるPSUモニタは、IPU10に関する最初の処理 タスクであるタスクA60の起動を行う。起動が行 われると、始めに IM30からタスクA60のオプ ジェクトプログラムが読み出され、IPU10を構 成する IPP 11-1, 11-2, 11-3, ..... 11-n の内部プログラムメモリに順次ロードされる。 IPPへのロードが終了すると、オプジェクトプロ グラムの最後に付加された起動データによりIPU 10は自動的に処理を開始する。一度処理を開始す ると、あらかじめロードされたプログラムが終了 ナるまで、IPU10はPSU20とは全く独立に IM30をアクセスしながら処理を続ける。IPU 10はタスクA60の処理が終了するとPSU20の PSUモニタに処理の終了を透知する。処理の終了 は、IPU10がPSU20に削り込みをかけるか、 IPU10かIM30のある定められた仮域にフラグ

をセットし、PSU 20 がポーリングを行ってフラ グのチェックをすることにより通知することがで きる。PSUモニタはタスクA60の終了を知ると、 次に実行可能を処理であるメスク B 6 1 とメスク C62との二つのタスクの発火を行う。IPU10 に対するメスクB61はPSUモニメからの起動に より前述したタスク A 60 と同僚にロードされ実行 される。また PSU 20 に関する処理メスクである タスクC62については、PSUモニタからの起動 により、IM30に格納されているオプジェクトプ ログラムがLM22にロードされ実行される。IPU 20とPSU10とは全く独立にメモリバス40を介 してIM30をアクセスしながら処理を続ける。従 って、両メスクは並列に加理を実行しその終了は 全く非间期にPSUモニタに通知される。 両タスク の処理が終了するとタスクD63の実行が可能と たるので、処理の終了が両方ともPSUモニタに 通知されるとPSUモニタはタスクD63の超频を 行う、タスクD63はタスクA60、タスクB61 と同様にロードされ実行される。とのように、

PSUモニタは一度プログラムの製行が起動されると、あとは現在製行中のタスクの終了を待ち、あるタスクが終了するとその終了によって契行が可能となったタスクを順次起動していくような、すなわちタスクレベルでのデータ駆動的な実行制御を行う。

IM30は各処理の中でIPU10、PSU20から 全く部同期にアクセスされる。さらにそのアクセスの頻度はIPU10、PSU20で異行される処理 の種類に依存して変化する。従って処理の効率化 を図るために、MBA50はIPU10、PSU20か らIM30へのアクセスに対しアクセスの優先度を 機つかのモードに分け、PSU20からプログラム でモードを選択することにより、アクセスの優先 での割り当てをダイナミックに変えることができ るように構成している。第4図を用いてアクセス の優先権の割り当て優々を説明する。51はラッ チでありメモリバスのアクセススロット毎に発生 されるクロックによってIPU10及びPSU20か らのメモリアクセスのリクエスト信号RQ1、RQ2 をラッチする。52はROM(リード・オンリー・メモリ)でありラッチ51の出力とPSU20によりセットされるモードレジスタ53の出力とをアドレスとしてアクセスの許可信号GRT1・GRT2を出力する。ROM52の中には各アドレスすなわち各人力状態(例では8状態)のときによったがあった場合は、要求のあった場合は、要求のあった場合は、要求のあった場合は、要求のようになった場合は、要求のようになった場合は、要求のようになった場合は、要求のようになった場合は、要求のようになった場合は、要求のあった場合は、要求のあった場合は、要求のようになった場合はモードになって要先権を高く削り当てられた方にアクセス権が与えられる。

IPP11-1~11-nは前記文献に配載のように、データ駆動アーキテクチャを用いたパイプライン・プロセッサであり、プロセッサ内部に構成されたパイプラインリングにおける処理の並列性によって高速化を図っている。入力されたデータはこのパイプラインリングを周囲しながら処理されて出力される。このパイプラインリングにおけ

## 3888361-28164 (4)

る処理は、ブロセッサの内部メモリにあらかじめロードされるブログラムにより制御される。従って、利用者は様々な処理アルゴリズムに合せて柔軟にパイプラインを構成できる。一方、IPU10はこのIPPを複数個リング状に結合したマルチブロセッサ構成をとっているので、ブロセッサの数分だけパイプラインの並列性が上っておりIPP1個の場合よりもさらに高速化が図られている。また、IPP1個の内部メモリには入りきらないような長いブログラムも実行できるようになっている。

## (発明の効果)

以上述べたように、本発明によればIPU10 ・PSU20 、IM30及びMBA50とこれらを結合するメモリバス40というような非常に簡単を構成により、小程で低価格な、さらにPSUモニタによるデータ駆動的なタスクの制御によりタスクレベルでの効率的な処理を行い、メモリバスにおける処理の種類に応じたダイナミックなアクセス優先権の制御及びIPU10におけるパイプライン並列

処理によって処理の高速化を図った。またさらに IPPのようなプログラマブルなブロセッサを用い ることにより、様々な処理アルゴリズムに対して 柔軟に対応できる高性能な両像処理装置が得られる。

また、本発明の装備は簡像処理はかりではなく 譲図形処理,数値演算処理における繰り返しの多 い処理の高速化にも容易に適用できる。


### 図面の簡単な説明


第1図は本発明の画像処理装置の構成を示すプロック図、第2図は第1図のIPU部とPSU部とをさらに詳細に示したプロック図、第3図は処理の一例を示すフロー、第4図はバス制御手段の優先権の割り当て機構を示す図、第5図は優先権割り当て機構のROMの内容を示す図である。図において、10は第一の情報処理手段、11-1~11-nはバイブラインプロセッサ、12はバスインターフェイス、20は第二の情報処理手段、21は汎用のマイクロプロセッサ、22はローカルをデー


タ配 熾手段 ,30 はイメージメモリ ,40 は高速パス ,50 はパス制御手段 ,51 はラッチ ,62 は ROM .53 はレジスタである。

代理人 弁理士 内原









**≯**5 図

アドレス			データ	
RQI	RQ2	MD	GRTI	GRT2
0	٥	0	0	0
٥	0	_	0	0
0	7	٥	٥	
٥	-	_	0	ŀ
-	Q	0	-	0
-	0	-	1	0
1	+	0	-	0
1	1	1	٥	ı